Вопрос к спецам по Xilinx

[Serge Olisov]

Здраствуй, Harry.

25 Feb 40 около 23:26,
Harry Zhurov написал письмо к Serge Olisov:


SO>> Именно ему. Причем ModelSim замечательно интегрируется в среду
SO>> ISE, и для верификации проекта на нужном уровне достаточно выбрать
SO>> нужную ветку.

HZ> Да, для запуска из ISE все просто. Hо вот в самом ModelSim'е
HZ> рулить очень тяжко - тучи опций, откуда чего берется, для чего надо,
HZ> хрен поймешь! Вот и приходится только из ISE и запускать. Может
HZ> больше-то ничего и не надо, но обилие фич, не поддающихся разумению,
HZ> вводит в смятение. :)
Да,как правило,моделирования из ISE вполне хватает.А вкусности ModelSim'a
они мне кажется больше заточены под верификацию FPGA класса SOC и небольших
ASIC'ков.

SO>> В программе TestBencher создаешь свои воздействия или пишешь
SO>> testbench,еслиу тебя ModelSim прописан в настройках ISE,то дальше
SO>> выбираешь что ты хочешь моделировать - функциональный уровень или
SO>> уже с задержками,и вуаля...Hу а если не прописан,то после
SO>> прочтения документации все будет ок.

HZ> TestBencher, честно говоря, не впечатлил - уж больно убогий! Для
HZ> редактора временных диаграмм нужны развитые средства для создания
HZ> входных стимулов, а в нем это намного беднее, чем в эхотаге. Вот даже,
HZ> к примеру, как задать конечное время симуляции, кроме как тащить
HZ> границу "Set end of testbench"? Hеужели нельзя было просто ввести
HZ> возможность задать величину? И с клоком - можно только периоды задать,
HZ> а если клок прерывается, как это ввести? В общем, вопросов к нему
HZ> много.

Меня тоже,абсолютно не порадовал. Я пишу исключительно testbench'и для
верификации своих проектов.

HZ>>> А тут как? С какого конца
HZ>>> хвататься? Общую концепцию, как оно организовано, хочется понять.

SO>> У Xilinx замечательная документация. В ней все есть.

HZ> Это да! Тут ничего не скажу, ребята постарались. Такого обилия
HZ> описаний даже у Тексаса, по-моему, нет. :) Осталось только научиться
HZ> ориентироваться в этих мегатоннах документации, но это не страшно. :)
Это точно. Рекомендую заказать на сайте Xilinx'а Xilinx DataSource CD-ROM и
другую литературу.Hа сидюке практически вся документация с сайта
включая,апликейшины и статьи журнала XCell,который кстати пришлют вместе с
сидюком и кучей другой литературы.



HZ>>> [3] Программирование. Если я правильно понял, то делается
HZ>>> это через JTAG порт кристалла посредством кабеля на параллельный
HZ>>> порт. Где берут кабель?

SO>> Можно купить,а можно спаять. Схема в свободном доступе на сайте
SO>> Xilnx. Сразу говорю дешевле спаять.

HZ> Я, похоже, протормозил - имел в виду то, что называется Parallel
HZ> Cable IV - он действительно закрыт. А Parallel Cable III открыт и
HZ> доступен - это ты его имел в виду (там на 74HC125 сделано)?
Да,его. Причем лучше не экономить и ставить западную серию,а не наши аналоги.

HZ>>> [5] Hасколько полноценно поддерживается ввод на VHDL и,
HZ>>> особенно, Verilog?

SO>> Гораздо лучше,чем в эхотаге.

HZ> Ты имеешь в виду именно Максплюс? Или и Квартус тоже? В чем
HZ> заключается "лучшесть"?

Да максплюс,с квартусом знаком только по презентациям. :) А
лучшесть,заключается в полноте соответствия стандарту VHDL.

HZ>>> Hа уровне ли качество кодогенерации?

SO>> XST достаточно неплох... Hо я предпочитаю Synplify. Плюс многое
SO>> зависит от разработчика. :)

HZ> А почему ты предпочитаешь Synplify? Вроде XST родная тулза, по
HZ> кодогенерации должна быть лучше? Или нет?
Родная то она родная,да пока еще молодая. И по качеству синтеза логики,пока
отстает от лидеров. Synplify лучший синтезатор по качеству оптимизации
логики,выигрыш при его использовании весьма существенен по сравнению с другими
системами синтеза. Плюс много вкусностей. :) До этого пробовал и Synopsys FPGA
Express и Leonardo Spectrum.

HZ>>> Доступны ли в
HZ>>> симуляторе имена из исходников (т.е. символьная отладка)?

SO>> Смотря на каком уровне.

HZ> Hу, вот есть в исходнике объекты со своими именами. А в симуляторе
HZ> будут эти же имена? Или там маловразумительные цифробуквенные
HZ> обозначения?

В симуляторе будут те же имена,что и в проекте.


Сергей.
[***@rambler.ru]
[ICQ#:172559074]

[Harry Zhurov]

Mon, 19 Jan 2004 23:09:52 +0300 Serge Olisov wrote to Harry Zhurov:

[...]

HZ>> Да, для запуска из ISE все просто. Hо вот в самом ModelSim'е
HZ>> рулить очень тяжко - тучи опций, откуда чего берется, для чего надо,
HZ>> хрен поймешь! Вот и приходится только из ISE и запускать. Может
HZ>> больше-то ничего и не надо, но обилие фич, не поддающихся разумению,
HZ>> вводит в смятение. :)
SO> Да,как правило,моделирования из ISE вполне хватает.А вкусности ModelSim'a
SO> они мне кажется больше заточены под верификацию FPGA класса SOC и
SO> небольшихASIC'ков.

Т.е. это нормально, когда из ISE запускаешь ModelSim, оно грузится,
симулирует, рисует диаграммы, а в самом симуляторе ничего не трогаешь?

[...]

HZ>> TestBencher, честно говоря, не впечатлил - уж больно убогий! Для
HZ>> редактора временных диаграмм нужны развитые средства для создания
HZ>> входных стимулов, а в нем это намного беднее, чем в эхотаге. Вот даже,
HZ>> к примеру, как задать конечное время симуляции, кроме как тащить
HZ>> границу "Set end of testbench"? Hеужели нельзя было просто ввести
HZ>> возможность задать величину? И с клоком - можно только периоды задать,
HZ>> а если клок прерывается, как это ввести? В общем, вопросов к нему
HZ>> много.

SO> Меня тоже,абсолютно не порадовал. Я пишу исключительно testbench'и для
SO> верификации своих проектов.

Т.е. руками вбиваешь? Ну, и как, не утомляет - наглядности все же тут нету?


[...]

SO> Рекомендую заказать на сайте Xilinx'а Xilinx DataSource CD-ROM и другую
SO> литературу.Hа сидюке практически вся документация с сайта
SO> включая,апликейшины и статьи журнала XCell,который кстати пришлют вместе с
SO> сидюком и кучей другой литературы.

Уже заказал. Хотя на работе это не актуально - инет неплохой.


[...]

HZ>>>> Hа уровне ли качество кодогенерации?

SO>>> XST достаточно неплох... Hо я предпочитаю Synplify. Плюс многое
SO>>> зависит от разработчика. :)

HZ>> А почему ты предпочитаешь Synplify? Вроде XST родная тулза, по
HZ>> кодогенерации должна быть лучше? Или нет?
SO> Родная то она родная,да пока еще молодая. И по качеству синтеза
SO> логики,пока отстает от лидеров. Synplify лучший синтезатор по качеству
SO> оптимизации логики,выигрыш при его использовании весьма существенен по
SO> сравнению с другимисистемами синтеза. Плюс много вкусностей. :) До этого
SO> пробовал и Synopsys FPGA Express и Leonardo Spectrum.

Simplify - это чьей разработки? И как с доступностью (спрашиваю из интереса,
пользоваться скорее всего буду все равно XST)


--
H.Z.

harry.zhurov<antispam::at>ngs<antispam::period>ru

### Общеизвестно, что можно вечно смотреть на три вещи: как горит огонь, как
течет вода и как тебе выдают зарплату.

[Mikhail Smagin]

Доброго Вам ...... (нужное вписать) Serge!

Hа дворе стоял Понедельник 19 Января 2004 года, когда Serge Olisov рассказал
Harry Zhurov о "Вопрос к спецам по Xilinx"

SO> Это точно. Рекомендую заказать на сайте Xilinx'а Xilinx DataSource
SO> CD-ROM и другую литературу.Hа сидюке практически вся документация с
SO> сайта включая,апликейшины и статьи журнала XCell,который кстати
SO> пришлют вместе с сидюком и кучей другой литературы.

Бесплатно? ;) Где конкретно? Я полазал по нему - не нашел.

SO> Да максплюс,с квартусом знаком только по презентациям. :) А
SO> лучшесть,заключается в полноте соответствия стандарту VHDL.

Дело в том, что Макс плохо понимает и, соответственно, очень плохо разводит
языковые описания.

До cвидания!
M.
... Если весел фонтан, взлетающий к солнцу, питающие его ключи бьют

[Serge Olisov]

Здраствуй, Mikhail.

27 Feb 40 около 08:43,
Mikhail Smagin написал письмо к Serge Olisov:


SO>> Это точно. Рекомендую заказать на сайте Xilinx'а Xilinx
SO>> DataSource CD-ROM и другую литературу.Hа сидюке практически вся
SO>> документация с сайта включая,апликейшины и статьи журнала
SO>> XCell,который кстати пришлют вместе с сидюком и кучей другой
SO>> литературы.

MS> Бесплатно? ;) Где конкретно? Я полазал по нему - не нашел.
Халява сэр...
Раздел документация -> Запрос литературы. Hу и указываешь что тебе надо.
Если не найдешь,то завтра кину прямую ссылку.Сейчас инета нет под рукой.

SO>> Да максплюс,с квартусом знаком только по презентациям. :) А
SO>> лучшесть,заключается в полноте соответствия стандарту VHDL.

MS> Дело в том, что Макс плохо понимает и, соответственно, очень плохо
MS> разводит языковые описания.
Это точно.

Сергей.
[***@rambler.ru]
[ICQ#:172559074]

[Mikhail Smagin]

Доброго Вам ...... (нужное вписать) Serge!

Hа дворе стояла Сpеда 21 Января 2004 года, когда Serge Olisov рассказал
Mikhail Smagin о "Вопрос к спецам по Xilinx"

MS>> Дело в том, что Макс плохо понимает и, соответственно, очень
MS>> плохо разводит языковые описания.
SO> Это точно.

С Квартусом несколько веселее. Когда осенью в Москве был альтеровский
семинар, я подкатил с этим вопросом. Маститый профессор из Питера сказал, что
Альтера больше не дружит с Леонардо (это действительно так, раньше Леонардо
регистрировалась на сайте Альтеры, теперь - нет) и всех отсылает к Квартусу3.0.
Еще он сказал, что они для сравнения компилили Hиос там и там. Разница была в
пределах 5-10 Logic Cell-ов, но все-таки в пользу Леонардо.
А потом лектор из Бауманского, когда я там курсы заканчивал, сказал, что
все это фигня и Квартус все равно плох.
"Куды ж бедному крестьянину податься?";))

До cвидания!
M.
... Если весел фонтан, взлетающий к солнцу, питающие его ключи бьют

[Serge Olisov]

Здраствуй, Mikhail.

29 Feb 40 около 08:11,
Mikhail Smagin написал письмо к Serge Olisov:

MS>>> Дело в том, что Макс плохо понимает и, соответственно, очень
MS>>> плохо разводит языковые описания.
SO>> Это точно.

MS> С Квартусом несколько веселее. Когда осенью в Москве был
MS> альтеровский семинар, я подкатил с этим вопросом.
Это от фирмы ЭФО. Я там тоже был. В очередной раз убедился в преимуществе
Xilinx и поел в студенческой столовой...

MS> Маститый профессор из Питера сказал, что Альтера больше не дружит с
MS> Леонардо (это действительно так, раньше Леонардо регистрировалась на
MS> сайте Альтеры,
MS> теперь - нет) и всех отсылает к Квартусу3.0. Еще он сказал, что они
MS> для сравнения компилили Hиос там и там. Разница была в пределах 5-10
MS> Logic Cell-ов, но все-таки в пользу Леонардо.
MS> А потом лектор из Бауманского, когда я там курсы заканчивал,
MS> сказал, что все это фигня и Квартус все равно плох. "Куды ж бедному
MS> крестьянину податься?";))

Хоть это и прозвучит ересью в данной эхе подавайся в сторону Xilinx.
Что и говорить и по ценам и по функциональной насыщенности Xilinx далеко
оставляет за собой альтеру... Проблем с софтом сейчас тоже особых нет,если
надо можно без проблем достать.

Сергей.
[***@rambler.ru]
[ICQ#:172559074]

[Ilia Tarasov]

Fri Jan 23 2004 23:49, Serge Olisov wrote to Mikhail Smagin:

SO> Хоть это и прозвучит ересью в данной эхе подавайся в сторону Xilinx.
SO> Что и говорить и по ценам и по функциональной насыщенности Xilinx далеко
SO> оставляет за собой альтеру... Проблем с софтом сейчас тоже особых
SO> нет,если
SO> надо можно без проблем достать.

Xilinx вообще инноватор в области FPGA. Альтера специализировалась в CPLD, так
что базовая продукция Xilinx сейчас актуальнее. Освоенные 90 нм опять-таки
выводят Xilinx вперед. Что касается софта, то с недавнего времени бесплатная и
коммерческая версии стали отличаються только максимальным объемом кристалла, а
раньше в бесплатной не было HDL. Теперь если и понадобится выйти за пределы
300 тыс. "бесплатных" вентилей, то это будет означать, что и деньги на софт
найдутся.

А почему ересь? Имхо, в эхе уже давно обсуждаются просто ПЛИС, как альтеры,
так и xilinx-а.

[Harry Zhurov]

Sat, 24 Jan 2004 22:11:39 +0300 Ilia Tarasov wrote to Serge Olisov:

SO>> Хоть это и прозвучит ересью в данной эхе подавайся в сторону Xilinx.
SO>> Что и говорить и по ценам и по функциональной насыщенности Xilinx далеко
SO>> оставляет за собой альтеру... Проблем с софтом сейчас тоже особых
SO>> нет,если
SO>> надо можно без проблем достать.

IT> Xilinx вообще инноватор в области FPGA. Альтера специализировалась в CPLD,

Когда я начинал осваивать ПЛИС, доступными были зайлинксовские XC3000 и
альтеровские FLEX8000. Так вот, флексы те просто рвали 3000-ю серию и по
быстродействию, и по разводимости, и по предсказуемости задержек, и по времени
компиляции (уже был максплюс какой-то, а у зайлинкса был некий XACT, если
название не путаю). Когда появилась 4000-я серия, у альтеры вышел FLEX10K,
который тоже не уступал, хотя детальной оценки мы уже не делали, т.к. работали к
тому времени на альтеровских флексах, а значимых преимуществ, чтобы переходить
или хотя бы обращать пристальное внимание в 4000-й по сравнению с 10К не
просматривалось.

И только когда появились Спартаны, стало заметно преимущество их перед
6000-ми флексами (которые примерно того же поколения, той же емкости,
быстродействия, цены), состоящее в возможности использовать распределенную
память. Флексы 10К, имеющие память, не могли конкурировать со Спартанцами по
цене.

IT> так что базовая продукция Xilinx сейчас актуальнее.

Традиционно у Зайлинкса было и есть два основных преимущества - это
распределенная память, которая в ряде случаев удобнее и экономичнее, чем
блоковая, и буферы с тремя состояниями, позволяющие легко и изящно реализовывать
мультиплексоры. У Альтеры были и есть преимущества на основе особенностей
архитектуры - крупногранулированная структура, много (8 или 10) близкостоящих ЛЭ
и, как следствие: 1) очень короткие цепи ускоренного переноса, что позволяет
делать более быстрые счетчики, сумматоры и прочее; 2) значительно более простые
(а значит более дешевые и быстрые) цепи межсоединений, что позволяет упростить
разводку и иметь лучшую предсказуемость во временах задержек. Характерным
моментом является то, что на Альтеровских кристаллах почти никогда не возникает
необходимости что-то руками размещать, чтобы получить наилучшую разводку -
компилятор сам все хорошо делает. Люди, которых знаю лично, работающие с
Зайлинксом (Спартанцы, Виртекс), тоже руками ничего не фиттят, но один чел
весьма продвинутый (на Телесистемах познакомились - сшиблись лбами на теме, кто
круче - Альтера или Зайлинкс - сравнивали сумматоры; в итоге оказалось, что
сумматор, как таковой на флексах резвее получается, но в его проекте нужно было
некоторое количество двухпортовой памяти, и на Спартане ХЛ у него выходило,
понятное дело, гораздо лучше) утверждал, что ручная оптимизация размещения
ресурсов во флорпланнере дает очень значительное преимущество и в разводимости,
и в быстродействии. Насколько я понимаю, с тех пор архитектура ПЛИСов не особо
изменилась, поэтому все сказанное относится и к современным микрухам. Другое
дело, что сегодня имея запас по вентилям и мегагерцам можно позволить себе не
тратить время и силы на ручную оптимизацию и предоставить всю работу
компилятору.

У Альтер тоже нынче есть неплохие кристаллы - например, очень относительно
недорогие Циклоны. EP1C6 при около 6000 логических ячеек (одна ячейка:
4-входовой LUT, триггер и прочая логика) и почти 90 кбит памяти стОит в пределах
$35-$100 (в зависимости от температурного диапазона, спидгрейда, корпуса). При
этом в этом семействе добавлено ресурсов разводки на уровне локальных регионов,
что дает почти вдвое меньшую ресурсоемкость и почти вдвое большее быстродействие
по сравнению с ACEX 1K (сравнивалось несколько проектов, один из них -
умножитель 14 на 14 бит с одностадийным конвейером. На других проектах
результаты сравнения получались примерно такими же). Имеются настоящие ФАПЧ (на
младшем один, на старших - два). Ядро питается от 1.5 В.

Еще есть монстровые семейства типа Стратикса, ориентированные на
быстродействующие коммуникационные приложения и обработку сигналов (там у них на
борту специально имеется для этого пачка аппаратных быстродействующих
умножителей и прочие фичи). Ну, и про АПЕКС, думаю, упоминать излишне - это
специально ориентированные семейства для реализации SoC.

Я знаю, что у Зайлинкса есть крутые Виртексы, 3-й Спартанец тоже очень
неплох, но какого-то заметного преимущества пред Альтеровскими кристаллами тоже
не просматривается. К безоговорочным плюсам, как уже сказано выше, можно отнести
возможность использовать распределенную память, буферы с тремя состояниями, а в
линейках CPLD - это малопотребляющие Кулраннеры. Это все, безусловно, хорошо,
только реально это дает заметный выигрыш только в определенных задачах.
Например, если не требуется микропотребление, то и Максы 3000-е неплохо задачу
решают.

IT> Освоенные 90 нм опять-таки выводят Xilinx вперед.

Все вышесказанное не ради пальцезагибания. Просто, как сказал один весьма
продвинутый дядька (сам он разработчик, работает с Зайлинксом), когда с полгода
назад выступал на семинаре (почти цитата, по памяти передаю): "Сегодня в мире
есть два основных производителя ПЛИС - это Альтера и Зайлинкс, остальные фирмы
заметно отстают и по технологическим достижениям, и по объемам
производства/поставок. Каждая из двух упомянутых фирм предлагает несколько
различающиеся решения, но различия эти не таковы, чтобы одну фирму делать
безусловным лидером перед другой, поэтому реально получается так, что кто с чем
начал работать, на том и остается - преимущества конкурирующего семейства редко
оказываются такими, чтобы перевешивать затраты, необходимые для перехода на
него". Далее он перечислил преимущества одних и других - примерно то же самое,
что описано выше.

IT> Что касается софта, то с недавнего времени бесплатная и коммерческая версии
IT> стали отличаються только максимальным объемом кристалла, а раньше в
IT> бесплатной не было HDL.

У Альтеры это уже с довольно давних пор. И по поводу софта мнение мое все же
такое: не зря Альтера называет свои продукты (эхотаг и квартус) easy to use. Их
действительно очень легко использовать, очень просто освоить с нуля. Просто сел
и сразу сваял проект и загрузил его в довольно приличный симулятор. Очень
короткое время на стартап. Подозреваю, что не последнюю роль в популярности
Альтеровских продуктов играет простота использования САПРа, чего не скажешь ни
про Foudation (я еще 2.1i ковырял), ни про ISE - туча файлов разных типов просто
ошеломляет, а отсутствие симулятора несколько ошарашивает (при наличие опыта
работы с эхотагом).

У Зайлинкса нынче, ты прав, тоже неплохо стало - сделали свой синтезатор,
поддерживается куча интерфейсов со сторонними тулзами, очень добротная
документация. Видимо, и гибкость работы тут можно получить бОльшую, нежели в
эхотаге. И это тем более значимо, чем больше/сложнее проект.

В целом, думаю, спор на эту тему будет сродни спору AVR vs. PIC, С vs.
Pascal или VHDL vs. Verilog. Т.е. глупым и беспредметным. Поэтому предлагаю не
спорить. :)

--
H.Z.

harry.zhurov<antispam::at>ngs<antispam::period>ru

### Особо секретные документы перед прочтением сжечь!..

[Mikhail Smagin]

Доброго Вам ...... (нужное вписать) Dmitry!

Hа дворе стояла Сpеда 21 Января 2004 года, когда Dmitry Kuznetsov рассказал
Harry Zhurov о "Re: Вопрос к спецам по Xilinx"

DK> Мне вот тоже моделсим как-то не понравился. Я в нем проверял
DK> только одно критичное место в проекте - двунаправленный порт
DK> данных. Как-никак, а 126 МГц.

В плане функционального моделирования без учета аппаратных задержек мне
очень понравился Aldec Active HDL. Все просто, удобно и понятно.
Да и среда программирования там очень удобная, Кучу формального
технического текста генерит за тебя.
В принципе там есть какая-то хитрая Device-specific compilation заточенная,
в зависимости от того, какие компоненты указаны при инсталяции, на Альтеру или
Xilinx, но как ею пользоваться, я не пока не понял.

До cвидания!
M.
... Если весел фонтан, взлетающий к солнцу, питающие его ключи бьют